Proizvod vam ne odgovara? Nema veze! Možete nam vratiti unutar 30 dana
S poklon bonom ne možete pogriješiti. Za poklon bon primatelj može odabrati bilo što iz naše ponude.
30 dana za povrat kupljenih proizvoda
En este trabajo se propone una arquitectura de codificación de vídeo multiestándar eficiente y flexible que puede utilizarse para la implementación de codificadores conformes con los estándares basados en el lazo de codificación híbrido como la Recomendación H.263 o los estándares ISO/IEC 13818-2 (MPEG 2) e ISO/IEC 14496-2 (MPEG 4). En primer lugar, se presenta un estudio exhaustivo de la Recomendación H.263 y de los estándares MPEG-2 y MPEG-4 desde el punto de vista de las tareas que realiza el codificador. En segundo lugar, se propone una arquitectura, MVIP 2, compuesta por un procesador RISC y procesadores especializados en las diferentes tareas de codificación que utiliza tres niveles de secuenciamiento (de pel, de macrobloque y de imagen). En tercer lugar, se presenta una realización de MVIP 2 para codificación de vídeo H.263 que se prototipa sobre una plataforma basada en FPGA. Finalmente, el diseńo de la realización antes mencionada permite definir y ensayar una metodología de prototipado rápido para sistemas en un chip. Esta lectura resultará de utilidad a todos aquellos ingenieros de diseńo relacionados con el mundo de las arquitecturas para la codificación de vídeo.